Xilinx.ISE.Design.Suite.v13.2.4ddl.part09.rar

Xilinx ISE Design Suite 13.2
Xilinx ISE wprowadzone Design Suite w celu umożliwienia optymalizacji przełomowy dla energii i kosztów z większej wydajności projektowania. Po raz pierwszy, dostarczyć narzędzi ISE projekt "inteligentne" zegar bramkowania technologię, która zmniejsza dynamiczny pobór mocy aż o 30 procent.

Nowy pakiet zapewnia również postępy w rozrządu napędzane rezerwacji projektowania, AMBA 4 AXI4-skargę wsparcia IP dla plug-and-play, oraz intuicyjny przepływu konstrukcja z czwartej generacji częściowe możliwości rekonfiguracji, że obniża koszty systemu dla szerokiej gamy wysokiej wydajności aplikacji.

Z pełną obsługą produkcji dla wszystkich Xilinx Virtex-6 i Spartan-6 rodzin układów FPGA, zwolnienie ISE kontynuuje swoją ewolucję jako jedyny w branży specyficzne dla domeny Design Suite z interoperacyjnych przepływów projektowania i konfiguracji narzędzie do logiki, cyfrowe przetwarzanie sygnału (DSP), wbudowany przetwarzania i projektowaniu na poziomie systemu. Ponadto, Xilinx zawarto wiele infrastruktury i rozszerzenia oprogramowania metodologii, które poprawiają czas pracy, usprawnienie integracji systemów i rozwinąć IP interoperacyjności w jego najnowszej rodziny urządzeń generacji i ukierunkowane Platformy Design.

Inteligentna automatyka do optymalizacji mocy

ISE Design Suite wprowadza przemysłu FPGA pierwszy inteligentny zegar bramkowania technologii w pełni automatycznej analizy i drobnoziarnistych (kawałek logiki) możliwości optymalizacji specjalnie opracowany w celu zmniejszenia liczby przejść, podstawowym czynnikiem dynamicznego rozpraszania mocy w cyfrowych projektów. Technologia ta działa poprzez analizę projektów, korzystając z unikalnych algorytmów do wykrycia kolejnych elementów ...